Saltar al contenido
Volver a noticias2 min de lectura
Intel Nova Lake-S: solo 2 SKU Dual Base Tile y APU con iGPU Xe3P
cpu

Intel Nova Lake-S: solo 2 SKU Dual Base Tile y APU con iGPU Xe3P

· Fuente: El Chapuzas Informático

Intel Nova Lake-S: estructura final de SKU confirmada

Intel Nova Lake-S sufre una corrección importante en su mapa de lanzamiento. Según las filtraciones actualizadas de Jaykihn, la arquitectura se limita a solo 2 modelos con configuración Dual Base Tile, mientras que otros procesadores que se creía tendrían esta estructura funcionarán con Single Base Tile. Esta reorganización aclara cómo Intel dividirá su oferta en el segmento de PC gaming para fines de 2026 e inicios de 2027.

La novedad más relevante es la aparición de una variante APU dentro de Nova Lake-S, equipada con una iGPU Xe3P de 12 Xe Cores. Este modelo incluirá 2 fases de alimentación VCCGT dedicadas exclusivamente para la sección gráfica, algo inusual en procesadores de escritorio Intel.

Estructura de Base Tile vs SKU comerciales

La confusión inicial en las filtraciones provino de mezclar dos conceptos distintos: los Base Tile (configuraciones físicas de silicio base) y los SKU comerciales (productos finales con recortes de núcleos, binning y clasificaciones de TDP). Los Base Tile son el punto de partida, mientras que los SKU representan lo que efectivamente llegará a tiendas.

Una corrección crítica afecta al Core Ultra 9 de 28 núcleos: inicialmente se reportó que tendría configuración Dual Base Tile con 8 P-Cores + 16 E-Cores + 4 LPE-Cores a 125W, pero la versión final funcionará solo con Single Base Tile. Este modelo, con código P2D, incluirá caché bLLC.

Configuración de Nova Lake-S

AspectoDetalle
SKU Dual Base TileSolo 2 modelos
iGPU Xe3P12 Xe Cores
Fases VCCGT dedicadas2 (alimentación gráfica)
Lanzamiento estimadoFin 2026 / Inicio 2027
Variante APUConfirmada en documentación

Implicaciones para el mercado gaming

Esta estructura permite a Intel ofrecer opciones para distintos presupuestos y casos de uso. Los modelos Single Base Tile proporcionarán versatilidad mediante binning, mientras que los 2 SKU con Dual Base Tile representarán el segmento de alto rendimiento. La APU Xe3P abre posibilidades para sistemas integrados sin tarjeta gráfica discreta, compitiendo con soluciones AMD Ryzen 7000G.

Las 2 fases de alimentación dedicadas para la iGPU sugieren que Intel optimiza la distribución de potencia, mejorando eficiencia térmica y estabilidad en la sección gráfica respecto a generaciones anteriores.

Veredicto

Intel Nova Lake-S consolida su estrategia con 2 SKU Dual Base Tile, una APU Xe3P y variantes Single Base Tile que cubrirán segmentos desde presupuesto hasta entusiasta para gaming en 2026-2027.

Mencionados en esta noticia

IntelIntel Nova Lake-SIntelCore Ultra 9InteliGPU Xe3PIntelBase Tile

Preguntas frecuentes

¿Cuántos SKU Dual Base Tile tendrá Intel Nova Lake-S?

Solo 2 modelos contarán con configuración Dual Base Tile según las filtraciones corregidas de Jaykihn. Los demás procesadores funcionarán con Single Base Tile, lo que permite mayor flexibilidad en el binning y clasificación de TDP.

¿Qué es la iGPU Xe3P en Nova Lake-S?

Es la gráfica integrada de una variante APU de Nova Lake-S con 12 Xe Cores y 2 fases de alimentación VCCGT dedicadas. Permite usar el procesador sin tarjeta gráfica discreta para tareas de oficina o gaming ligero.

¿Cuándo llegarán los procesadores Intel Nova Lake-S al mercado?

El lanzamiento está estimado para fines de 2026 o inicios de 2027. Serán dirigidos al segmento de PC gaming con múltiples opciones de núcleos y TDP.

¿Cuál es la diferencia entre Base Tile y SKU comercial?

Base Tile es la configuración física de silicio base. SKU es el producto final que resulta tras aplicar binning (selección de chips funcionales), recortes de núcleos y clasificación de TDP para distintos precios.

¿Cuántos núcleos tendrá el Core Ultra 9 de Nova Lake-S?

El modelo confirmado tiene 28 núcleos totales: 8 P-Cores + 16 E-Cores + 4 LPE-Cores, con consumo base de 125W y configuración Single Base Tile con caché bLLC.